超碰人妻,免费白浆电影在线观看,日本不卡免费,欧美一道高清一区二区三区

CPLD復雜可編程邏輯器件LAMXO640C-3TN144E

發(fā)布于:2023-11-08 08:30:18

品牌名稱:Lattice

重要參數(shù):

型號:CPLD LA-MachXO汽車系列

I/O: 113pins

電源電壓:1.8|2.5|3.3V

封裝:TQFP-144pin


  • 產(chǎn)品詳情

  LA-MachXO汽車系列

LA-MachXO汽車器件系列經(jīng)過優(yōu)化,可滿足傳統(tǒng)上由cpld和低容量fpga解決的應用需求:粘合邏輯、總線橋接、總線接口、上電控制和控制邏輯。這些器件在AEC-Q100測試和合格版本的單芯片上匯集了CPLD和FPGA器件的最佳功能。

  該器件使用查找表(lut)和嵌入式塊存儲器,傳統(tǒng)上與fpga相關聯(lián),以實現(xiàn)靈活高效的邏輯實現(xiàn)。通過非易失性技術,這些器件提供了傳統(tǒng)cpld所具有的單芯片、高安全性和瞬時啟動功能。最后,先進的工藝技術和精心的設計將提供與cpld相關的高引腳對引腳性能。

  Lattice的ispLEVER?設計工具允許使用LAMachXO汽車系列設備有效地實施復雜的設計。流行的邏輯合成工具為LAMachXO提供了合成庫支持。ispLEVER工具使用綜合工具輸出及其平面圖工具的約束,在LA-MachXO設備中放置和布線設計。ispLEVER工具從路由中提取時間,并將其反向注釋為本設計進行時序驗證。

DeviceLAMXO256E/CLAMXO640E/CLAMXO1200ELAMXO2280E
LUTS25664012002280
Dist.RAM(Kbits2.06.06.257.5
EBR SRAM (Kbits009.227.6
Number of EBR SRAM Blocks (9 Kbits0013
Voc Voltage1.2/1.8/2.5/3.3V1.2/1.8/2.5/3.3V1.21.2
Number of PLLs0012
Max.I/078159211271
Packages
100-pin Lead-Free TGFP(14x14 mm)78747373
144-pin Lead-Free TQFP (20x20 mm)
113113113
256-ball Lead-Free ftBGA (17x17 mm
159211211
324-ball Lead-Free ftBGA (19x19 mm


271

訂購信息:


Part NumberLUTsSupply Voltagel/OsGradePackagePinsTemp
LAMXO256C-3TN100E2561.8V/2.5 V/3.3 V78-3Lead-Free TOFP100AUTO
LAMXO640C-3TN100E6401.8V/2.5 V/3.3 V74-3ead-Free TOFP100AUTO
LAMXO640C-3TN144E6401.8V/2.5 V/3.3 V113-3ead-Free TOFP144AUTO
LAMXO640C-3FTN256E6401.8V/2.5 V/3.3 V159-3ead-Free ftBGA256AUTO
LAMXO256E-3TN100E2561.2 V78-3ead-Free TOFP100AUTO
LAMXO640E-3TN100E6401.2 V74-3ead-Free TOFP100AUTO
LAMXO640E-3TN144E6401.2 V113-3ead-Free TOFP144AUTO
LAMXO640E-3FTN256E6401.2 V159-3ead-Free ftBGA256AUTO
LAMXO1200E-3TN100E12001.2 V73-3ead-Free TOFP100AUTO
LAMXO1200E-3TN144E12001.2 V113-3ead-Free TOFP144AUTO
LAMXO1200E-3FTN256E12001.2 V211-3ead-Free ftBGA256AUTO
LAMXO2280E-3TN100E22801.2 V73-3ead-Free TOFP100AUTO
LAMXO2280E-3TN144E22801.2 V113-3ead-Free TOFP144AUTO
LAMXO2280E-3FTN256E22801.2V211-3ead-Free ftBGA256AUTO
LAMXO2280E-3FTN324E22801.2 V271-3ead-Free ftBGA324AUTO


特性

·非易失性,無限可重構

·立即啟動-在微秒內(nèi)啟動

·單芯片,不需要外部配置內(nèi)存

·卓越的設計安全性,無比特流攔截

·在毫秒內(nèi)重新配置基于SRAM的邏輯

·SRAM和非易失性存儲器可通過JTAG端口編程

·支持非易失性存儲器的后臺編程

·經(jīng)AEC-Q100測試合格

·睡眠模式

·允許高達100倍的靜態(tài)電流減少

·TransFR?Reconfiguration (TFR)

·系統(tǒng)運行時現(xiàn)場邏輯更新

高I/O到邏輯密度

· 256 ~ 2280 lut4

· 73至271 I/ o與廣泛的包選項

· 支持密度遷移

· 無鉛/符合RoHS標準的包裝

嵌入式和分布式內(nèi)存

高達27.6 Kbits的systemm?嵌入式塊RAM

高達7.5 Kbits的分布式RAM

·專用FIFO控制邏輯

靈活的I/O緩沖

可編程sysIO?緩沖器支持廣泛的接口:

·lvcmos 3.3/2.5/1.8/1.5/1.2

·LVTTL

·PCI

·LVDS, Bus-LVDS, LVPECL, RSDS

sysCLOCK?鎖相環(huán)

每個設備最多兩個模擬鎖相環(huán)

時鐘倍增、除法、移相

系統(tǒng)級支持

IEEE標準1149.1邊界掃描

·板載振蕩器

設備工作在3.3 V, 2.5 V, 1.8V或1.2 V電源

符合IEEE 1532的系統(tǒng)編程


在線留言

在線留言